用户
搜索
  • TA的每日心情
    奋斗
    13 小时前
  • 签到天数: 75 天

    连续签到: 1 天

    [LV.6]常住居民II

    版主

    bilibili:末心a

    Rank: 7Rank: 7Rank: 7

    95

    主题

    306

    帖子

    2820

    魔法币
    收听
    0
    粉丝
    7
    注册时间
    2018-8-22

    楚春秋达人积极活跃奖限定版春秋段子手推广达人春秋文阁

    M0x1n 版主 bilibili:末心a 楚 春秋达人 积极活跃奖 限定版春秋段子手 推广达人 春秋文阁 楼主
    发表于 7 天前 75508
    本帖最后由 M0x1n 于 2021-7-17 21:31 编辑

    本篇文章作者M0x1n,本篇文章参与i春秋作家连载计划所属M0x1n,未经许可禁止转载。
    文末更正了小错误,并对文章进行了补充说明,具体见评论区置顶。

    |前言
           第一篇文章,说过了要给大家做一些常用的电子电路,还有树莓派的一个小功能的演示,那么下面我就给大家开始一下表演。
    |画大板
           我们先看一下树莓派4B长什么样子!
    01.jpg
    这个就是树莓派4B了,如果我们想做一个和他外形一样的板子,我们需要做什么呢?
           我们有两种办法,一种是买回来自己测量,另一种就是看图纸了。
           自己测量的方法很简单,但是你需要花费很多金钱。我们就不讲了,我们就讲一下图纸:
    02.png
           树莓派实验室中有树莓派的各个版本的机械图纸,我们看一下4B的PDF。
    03.png
           这便是我们取得的树莓派的图纸了,我们来分析一下。
    04.png
    请把图片放大吧,我真的不知道不用图片怎么去叙述他。我们得到了PCB版如下的信息:
           宽:85MM 高:56MM 弧度3.0
           四个小孔,距边界3.5MM,外径6MM,内径2.7MM(我们选螺丝的话,应该选螺杆2.5的)
           我们下载立创EDA,然后可以自己根据以上数据做一个PCB出来,也可以在元件库找别人已经做好的。
    05.png
    我们将我们得到的数据填写出来,会立即生成边框层的数据。
    06.png   
           两层的板子也足够我们前期做一些简单的工程了,而且每个月薅羊毛都能拿到不少板子。
    07.png
           这是我们生成的边框,我们可以3d预览一下是不是和树莓派的外形一样呢?
    08.png
    |看线路
           树莓派的上方是有两行排针的,我们如果需要的话,我们是需要使用排针上的电路的。
    09.png
    焊盘是我们焊接线路、I2C插排的,我们可以像树莓派一样做好插排,也可以一根一根的焊接。实际上,我比较喜欢用多少做多少。
           我们今天先来做一个给ESP10/10S的供电系统。
           ESP10S是一款超低功耗的ESP8266的板子,我们一般是直插的方式。
    10.png
           我们现在看到的黄色的,以后是板子上的印丝,印丝是不导电的,所以我们不需要连接他。我们的双层板的导电层只有顶层和底层。
           我们现在看一下树莓派的上面的排针的作用:
    11.png
           我们的ESP10需要的是3.3V电压,然后还需要占用一个GND接口。
    12.png
           我们使用这两个接口,当然,上面的DNG也是可以的。
    13.png
            我们的线连好了,但是这样真的安全吗?树莓派4B的3.3V是有稳压的,但是5V却没有,如果需要使用5V的话,则需要一个二极管和一个电阻。用电阻限流,用二极管降压。
           另外,这个板子的走线宽度实际上不需要很高,我们目前的宽度是完全够用的。当然,你也可以走的宽一点。
           我们看到RST、ES、TXD、RXD、Io1、Io2都没有接,我们可以接到我们自己的焊盘上。
    14.png
    多选之后,我们可以使用上面的工具进行排列。
    15.png
           如果导线需要穿越,我们可以分层去做。如果是同层的话,我们可以添加一个过孔: 16.png
    17.png

    18.png
    19.png
           这就是我们做出来的效果了,下面我们做一个比较简单的东西吧。
           今天我们先做一个RJ45的延长头,也就是RJ45-RJ45。
    |原理图
           我们既然是做一个东西,我们就得懂得他的原理。我们新建项目也是新建的原理图。
    20.png
           这是两个8p8c网口,接口是RJ45的类型,总共是8个线芯。也就是最高千兆的网卡。
           我们只需要将1-8号引脚分别连到另一个1-8即可。
           画好原理图之后,我们就需要生成PCB了。
    21.png
    22.png
    我们生成完之后是非常乱的,我们把布局处理好之后,在布线选项卡可以直接一键自动布线。这也是我使用立创EDA的原因。
    23.png
    打完板子之后焊接即可,问题不大。那么,就先到这里。

    微信公众号:末心网安 | Q群374327762 | 淘宝店铺:末心网络
    发表于 6 天前
        首先,感谢ID_Angel指出的这个问题!RJ45的8P全用的千兆网情况下,一定要使用差分对布线。不然会有极大的几率造成故障。
        我们可以使用Signal integrity进行模拟,本次是鉴于之前的LAN Tap的自动布线成功的经历。(完全是因为 布线布的特别巧妙。)
        网口如果受到干扰,会自动丢弃,所以会导致无法上网和丢包的问题出现!@ID_Angel
        事实证明:生命不息,学习不止!
    微信公众号:末心网安 | Q群374327762 | 淘宝店铺:末心网络
    使用道具 举报 回复
    发表于 6 天前
    本帖最后由 M0x1n 于 2021-7-17 21:29 编辑

    那么下面就给大家补充一下布线的知识吧!


    何为差分信号?通俗地说,就是驱动端发送两个等值、反相的信号,接收端通过比较这两个电压的差值来判断逻辑状态“0”还是“1”。而承载差分信号的那一对走线就称为差分走线。

      差分信号和普通的单端信号走线相比,最明显的优势体现在以下三个方面:

      a.抗干扰能力强,因为两根差分走线之间的耦合很好,当外界存在噪声干扰时,几乎是同时被耦合到两条线上,而接收端关心的只是两信号的差值,所以外界的共模噪声可以被完全抵消。

      b.能有效抑制 EMI,同样的道理,由于两根信号的极性相反,他们对外辐射的电磁场可以相互抵消,耦合的越紧密,泄放到外界的电磁能量越少。

      c.时序定位精确,由于差分信号的开关变化是位于两个信号的交点,而不像普通单端信号依靠高低两个阈值电压判断,因而受工艺,温度的影响小,能降低时序上的误差,同时也更适合于低幅度信号的电路。目前流行的LVDS(low voltage differen TI al signaling)就是指这种小振幅差分信号技术。

      对于PCB工程师来说,最关注的还是如何确保在实际走线中能完全发挥差分走线的这些优势。也许只要是接触过Layout的人都会了解差分走线的一般要求,那就是“等长、等距”。等长是为了保证两个差分信号时刻保持相反极性,减少共模分量;等距则主要是为了保证两者差分阻抗一致,减少反射。“尽量靠近原则”有时候也是差分走线的要求之一。但所有这些规则都不是用来生搬硬套的,不少工程师似乎还不了解高速差分信号传输的本质。下面重点讨论一下PCB差分信号设计中几个常见的误区。

      误区一:认为差分信号不需要地平面作为回流路径,或者认为差分走线彼此为对方提供回流途径。造成这种误区的原因是被表面现象迷惑,或者对高速信号传输的机理认识还不够深入。 其实在信号回流分析上,差分走线和普通的单端走线的机理是一致的,即高频信号总是沿着电感最小的回路进行回流,最大的区别在于差分线除了有对地的耦合之外,还存在相互之间的耦合,哪一种耦合强,那一种就成为主要的回流通路。

    QQ图片20210717212340.png


    在PCB电路设计中,一般差分走线之间的耦合较小,往往只占10~20%的耦合度,更多的还是对地的耦合,所以差分走线的主要回流路径还是存在于地平面。当地平面发生不连续的时候,无参考平面的区域,差分走线之间的耦合才会提供主要的回流通路,见图 1-8-17所示。尽管参考平面的不连续对差分走线的影响没有对普通的单端走线来的严重,但还是会降低差分信号的质量,增加 EMI,要尽量避免。也有些设计人员认为,可以去掉差分走线下方的参考平面,以抑制差分传输中的部分共模信号,但从理论上看这种做法是不可取的,阻抗如何控制?不给共模信号提供地阻抗回路,势必会造成EMI辐射,这种做法弊大于利。


    误区二:认为保持等间距比匹配线长更重要。在实际的PCB布线中,往往不能同时满足差分设计的要求。由于管脚分布,过孔,以及走线空间等因素存在,必须通过适当的绕线才能达到线长匹配的目的,但带来的结果必然是差分对的部分区域无法平行,这时候我们该如何取舍呢?在下结论之前我们先看看下面一个仿真结果。

    QQ截图20210717212615.png

      从上面的仿真结果看来,方案 1 和方案 2 波形几乎是重合的,也就是说,间距不等造成的影响是微乎其微的,相比较而言,线长不匹配对时序的影响要大得多(方案3)。再从理论分析来看,间距不一致虽然会导致差分阻抗发生变化,但因为差分对之间的耦合本身就不显著,所以阻抗变化范围也是很小的,通常在10%以内,只相当于一个过孔造成的反射,这对信号传输不会造成明显的影响。而线长一旦不匹配,除了时序上会发生偏移,还给差分信号中引入了共模的成分,降低信号的质量,增加了EMI。

      可以这么说,PCB 差分走线的设计中最重要的规则就是匹配线长,其它的规则都可以根据设计要求和实际应用进行灵活处理。

      误区三:认为差分走线一定要靠的很近。让差分走线靠近无非是为了增强他们的耦合,既可以提高对噪声的免疫力,还能充分利用磁场的相反极性来抵消对外界的电磁干扰。虽说这种做法在大多数情况下是非常有利的,但不是绝对的,如果能保证让它们得到充分的屏蔽,不受外界干扰,那么我们也就不需要再让通过彼此的强耦合达到抗干扰和抑制EMI的目的了。如何才能保证差分走线具有良好的隔离和屏蔽呢?增大与其它信号走线的间距是最基本的途径之一,电磁场能量是随着距离呈平方关系递减的,一般线间距超过4 倍线宽时,它们之间的干扰就极其微弱了,基本可以忽略。此外,通过地平面的隔离也可以起到很好的屏蔽作用,这种结构在高频的(10G以上)IC封装PCB 设计中经常会用采用,被称为CPW结构,可以保证严格的差分阻抗控制(2Z0)

      差分走线也可以走在不同的信号层中,但一般不建议这种走法,因为不同的层产生的诸如阻抗、过孔的差别会破坏差模传输的效果,引入共模噪声。此外,如果相邻两层耦合不够紧密的话,会降低差分走线抵抗噪声的能力,但如果能保持和周围走线适当的间距,串扰就不是个问题。在一般频率(GHz 以下),EMI也不会是很严重的问题,实验表明,相距500Mils的差分走线,在3米之外的辐射能量衰减已经达到60dB,足以满足FCC的电磁辐射标准,所以设计者根本不用过分担心差分线耦合不够而造成电磁不兼容问题。



    微信公众号:末心网安 | Q群374327762 | 淘宝店铺:末心网络
    使用道具 举报 回复
    发表于 6 天前
     直角走线一般是PCB布线中要求尽量避免的情况,也几乎成为衡量布线好坏的标准之一,那么直角走线究竟会对信号传输产生多大的影响呢?从原理上说,直角走线会使传输线的线宽发生变化,造成阻抗的不连续。其实不光是直角走线,顿角,锐角走线都可能会造成阻抗变化的情况。

      直角走线的对信号的影响就是主要体现在三个方面:

      一是拐角可以等效为传输线上的容性负载,减缓上升时间;

      二是阻抗不连续会造成信号的反射;

      三是直角尖端产生的EMI。

    传输线的直角带来的寄生电容可以由下面这个经验公式来计算:

      C=61W(Er)1/2/Z0

      在上式中,C 就是指拐角的等效电容(单位:pF),W指走线的宽度(单位:inch),εr指介质的介电常数,Z0就是传输线的特征阻抗。举个例子,对于一个4Mils的50欧姆传输线(εr为4.3)来说,一个直角带来的电容量大概为0.0101pF,进而可以估算由此引起的上升时间变化量:

      T10-90%=2.2*C*Z0/2 = 2.2*0.0101*50/2 = 0.556ps

      通过计算可以看出,直角走线带来的电容效应是极其微小的。

      由于直角走线的线宽增加,该处的阻抗将减小,于是会产生一定的信号反射现象,我们可以根据传输线章节中提到的阻抗计算公式来算出线宽增加后的等效阻抗,然后根据经验公式计算反射系数:

      ρ=(Zs-Z0)/(Zs+Z0)

      一般直角走线导致的阻抗变化在7%-20%之间,因而反射系数最大为0.1左右。而且,从下图可以看到,在W/2线长的时间内传输线阻抗变化到最小,再经过W/2时间又恢复到正常的阻抗,整个发生阻抗变化的时间极短,往往在10ps 之内,这样快而且微小的变化对一般的信号传输来说几乎是可以忽略的。

     很多人对直角走线都有这样的理解,认为尖端容易发射或接收电磁波,产生 EMI,这也成为许多人认为不能直角走线的理由之一。然而很多实际测试的结果显示,直角走线并不会比直线产生很明显的 EMI。也许目前的仪器性能,测试水平制约了测试的精确性,但至少说明了一个问题,直角走线的辐射已经小于仪器本身的测量误差。

      总的说来,直角走线并不是想象中的那么可怕。至少在GHz以下的应用中,其产生的任何诸如电容,反射,EMI等效应在TDR测试中几乎体现不出来,高速PCB设计工程师的重点还是应该放在布局,电源/地设计,走线设计,过孔等其他方面。当然,尽管直角走线带来的影响不是很严重,但并不是说我们以后都可以走直角线,注意细节是每个优秀工程师必备的基本素质,而且,随着数字电路的飞速发展,PCB 工程师处理的信号频率也会不断提高,到 10GHz 以上的 RF 设计领域,这些小小的直角都可能成为高速问题的重点对象。
    微信公众号:末心网安 | Q群374327762 | 淘宝店铺:末心网络
    使用道具 举报 回复
    强强强强
    使用道具 举报 回复
    发表于 6 天前
    更正错误:RJ45部分要使用差分对布线,并不能使用自动布线
    W3bSafe Team 信息安全从未止步
    使用道具 举报 回复
    发表于 6 天前
    ID_Angel 发表于 2021-7-17 20:06
    更正错误:RJ45部分要使用差分对布线,并不能使用自动布线

    忘了这一茬事情了,感谢
    微信公众号:末心网安 | Q群374327762 | 淘宝店铺:末心网络
    使用道具 举报 回复
    M0x1n 版主 bilibili:末心a 楚 春秋达人 积极活跃奖 限定版春秋段子手 推广达人 春秋文阁
    4#
    发表于 6 天前
    ID_Angel 发表于 2021-7-17 20:06
    更正错误:RJ45部分要使用差分对布线,并不能使用自动布线

    我说怎么衰减到有丢包了都。。。
    微信公众号:末心网安 | Q群374327762 | 淘宝店铺:末心网络
    使用道具 举报 回复
    发新帖
    您需要登录后才可以回帖 登录 | 立即注册